Vélizy – 1er février 2010 – S'appuyant sur son expertise technologique, Altera Corporation (Nasdaq :ALTR) présente certaines innovations qui seront intégrées dans ses futurs FPGA en 28 nm. Les blocs embarqués HardCopy®, nouvelle méthode de reconfiguration partielle et les transceivers embarqués de 28 Gbps vont grandement améliorer la densité et les performances des E/S de la nouvelle génération des FPGA Altera et renforcer leur position vis à vis de la concurrence (ASIC et ASSP).
La croissance rapide des applications gourmandes en bande passante comme la vidéo haute définition (HD), le cloud computing, le stockage de données en-ligne et la vidéo mobile, a créé un défi à relever pour les développeurs d'infrastructures et d'équipements grand public. Comment peuvent-ils augmenter la bande passante du système tout en restant dans les limites énergétiques et budgétaires ? Altera a développé ces dernières innovations pour résoudre ces défis.
Les nouveaux blocs embarqués HardCopy sont des blocs d'IP matériel personnalisables qui s'appuient sur les capacités uniques de l'ASIC HardCopy. Ils sont utilisés pour renforcer les fonctions standards ou logiques comme les protocoles d'interface, les fonctions spécifiques aux applications et l'IP propriétaire. Les blocs embarqués HardCopy permettent aux clients d'accélérer la mise sur le marché de leurs produits tout en réduisant le coût et la consommation. Pour Altera, cette innovation permet à la société de créer rapidement des variantes et de répondre à des marchés spécifiques.
La reconfiguration partielle permet aux concepteurs de reconfigurer une partie du FPGA tout en ne touchant pas aux autres sections. C'est extrêmement important dans les systèmes où le temps de fonctionnement est critique car il permet aux concepteurs de faire des mises à jour ou d'ajuster la fonctionnalité sans interrompre les services. La réduction de la consommation et du coût, la reconfiguration partielle améliore également la densité logique effective en évitant d'intégrer dans le FPGA des fonctions qui ne fonctionnent pas simultanément. A la place, ces fonctions peuvent être stockées dans une mémoire externe et chargées sur demande. La taille du FPGA en est réduite permettant ainsi de multiples applications sur un seul FPGA, faisant gagner de l'espace sur la carte et économiser de l'énergie.
Jusqu'à présent, les solutions de reconfiguration partielle ont représenté des tâches gourmandes en temps qui demandaient aux concepteurs de tout savoir sur les détails de l'architecture du FPGA. Altera simplifie le processus de reconfiguration partiel en développant la capacité qui s'insère au-dessus du flot de conception de la compilation incrémentale du logiciel Quartus® II.
Pour accroître son leadership dans les transceivers embarqués, Altera a développé des transceivers embarqués à 28 Gpbs, qui seront mis en œuvre dans les prochains FPGA en 28 nm. Ces transceivers haut débit permettront aux clients de mettre en œuvre la nouvelle génération de projets comme les systèmes 400G sur une puce sans recourir à des composants externes coûteux.
À propos d'Altera
Les solutions programmables d'Altera permettent aux sociétés de systèmes et de semiconducteurs d'innover, de se différencier et de gagner sur leur marché rapidement et économiquement.
Pour en savoir plus sur les FPGA, CPLD, ASIC d'Altera, visitez : www.altera.com. Suivez Altera aussi sur Facebook, RSS et Twitter.
